Please use this identifier to cite or link to this item:
https://dspace.univ-ouargla.dz/jspui/handle/123456789/29017
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | MELHEGUEG, NACER | - |
dc.contributor.author | KHADRAOUI, Imadeddine | - |
dc.contributor.author | MESMARI, Yacine | - |
dc.contributor.author | HANED, Mohammed | - |
dc.date.accessioned | 2022-05-16T14:00:27Z | - |
dc.date.available | 2022-05-16T14:00:27Z | - |
dc.date.issued | 2020-10 | - |
dc.identifier.uri | http://dspace.univ-ouargla.dz/jspui/handle/123456789/29017 | - |
dc.description.abstract | Les systèmes de traitement d'images embarqués basés sur FPGA offrent des ressources de calcul considérables mais présentent des défis de programmation par rapport aux systèmes logiciels. Le but de ce travail est la mise en oeuvre d'un algorithme de traitement d'image utilisant une carte FPGA. Dans ce projet, certaines opérations de traitement simples sont implémentées dans Verilog telles que l'inversion, le contrôle de la luminosité et les opérations de seuil. La simulation à l'aide de Verilog en remplaçant le capteur d'image / caméra par Le code de lecture d'image Verilog prend son entrée à partir d'un dossier dans le pc. | en_US |
dc.description.abstract | FPGA-based embedded image processing systems offer considerable computing resources but present programming challenges when compared to software systems the goal of this work is the implementation of an image processing algorithm using an FPGA card. In this project, some simple processing operations are implemented in Verilog such as inversion, brightness control and threshold operations. A simulation using Verilog by replacing the image sensor/camera by the image reading Verilog code takes its input from a folder in the pc | - |
dc.language.iso | fr | en_US |
dc.publisher | UNIVERSITÉ KASDI MERBAH OUARGLA | en_US |
dc.subject | systèmes embarques | en_US |
dc.subject | réseau de portes programmables | en_US |
dc.subject | traitement d'images | en_US |
dc.subject | Les circuits logique programmable. | en_US |
dc.title | Implémentation d un alghoritme de traitement d imagesur un FPGA | en_US |
dc.type | Thesis | en_US |
Appears in Collections: | Département d'Electronique et des Télécommunications - Master |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
KHADRAOUI-MESMARI-HANED.pdf | Électronique des Systèmes Embarqués | 4,15 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.