Please use this identifier to cite or link to this item: https://dspace.univ-ouargla.dz/jspui/handle/123456789/29039
Title: Implémentation HDL d’un système de communication OFDM LTE pour FPGA
Authors: MED, SAYAH Moad
BOUNEGAB, Abdelhamid
Ouargli, Yamna,
Benaicha, djazia
Keywords: circuit FPGA,
systéme de communication OFDMLTE
implementation HDL
transmission sans fil.
Issue Date: 2020
Publisher: UNIVERSITE KASDI MERBAH OUARGLA
Abstract: L’OFDM (Orthogonal Frequency-Division Multiplexing) est la transmission sans fil standard la plus utilisée au monde dans plusieur systemes tel que L’ADSL, DAB, DVB-T2, DVB-S2, Wifi, Wimax, LTE (4G) et NR (5G.) L'OFDM présente les avantages d'une efficacité spectrale élevée et d'une robustesse inhérente contre les évanouissements de canal, de sorte qu'il est utilisé dans le système LTE. Ce travail présente un émetteur-récepteur en utilisant un schéma d’un modulateur et d’un détecteur OFDM via un canal AWGN. L'émetteur-récepteur est implémenté en language HDL sur Matlab/Simulink. Les résultats d’implémentation HDL sont comparer avec un signal de référence ensuite l'etude de variation de la bande passante, SNR et Delay canal. Apres la generation de code line HDL, l’implémentation réaliser est prete une implementation en matériels sur FPGA (Field Programmable Gate Array) via le système de génération Xilinx.
LTE is the most widely used standard wireless transmission in the world such as ADSL, DAB, DVB-T2, DVB-S2, Wifi, Wimax, LTE 4G and NR 5G. OFDM (Orthogonal Frequency-Division Multiplexing) has the advantages of high spectral efficiency and inherent robustness against channel fading, so it is used in LTE system. This work presents a transceiver using a schematic of a Modulator and OFDM Detector via an AWGN channel. The transceiver is implemented over HDL on matlab / Simulink. The results of HDL implementation are compared with a reference signal then the study of variation in bandwidth, SNR and channel delay. After the generation of HDL line code, the implementation is ready for implementation in hardware on FPGA (Field Programmable Gate Array) via the Xilinx generation system.
URI: http://dspace.univ-ouargla.dz/jspui/handle/123456789/29039
Appears in Collections:Département d'Electronique et des Télécommunications - Master

Files in This Item:
File Description SizeFormat 
Ouargli-Benaicha.pdfSystéme de communication4,01 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.